Уэйкерли Дж.Ф. — Проектирование цифровых устройств (том 1) :: Электронная библиотека попечительского совета мехмата МГУ

Главная Ex Libris Книги Журналы Статьи Серии Каталог Wanted Загрузка ХудЛит Справка Поиск по индексам Поиск Форум

Авторизация

Поиск по указателям

Уэйкерли Дж.Ф. — Проектирование цифровых устройств (том 1)

Обсудите книгу на научном форуме

Нашли опечатку?
Выделите ее мышкой и нажмите Ctrl+Enter

Название: Проектирование цифровых устройств (том 1)

Автор: Уэйкерли Дж.Ф.

Аннотация:

Основополагающий учебник, в котором рассмотрены все направления современной цифровой электроники. Особое внимание уделено программируемым логическим интегральным схемам (ПЛИС).
Предназначен для студентов, аспирантов и преподавателей ВУЗов, разработчиков аппаратуры.

Язык:

Статус предметного указателя: Готов указатель с номерами страниц

ed2k: ed2k stats

Год издания: 2002

Количество страниц: 1087

Добавлена в каталог: 31.03.2006

Операции: Положить на полку | Скопировать ссылку для форума | Скопировать ID

Предметный указатель

power      154
мощность      154
      887
      885
$t_{AA}$       975 988
$t_{ACS}$       975 988
$t_{AH}$       989
$t_{AS}$       989
$t_{clk}$       885
$t_{comb}$       885
$t_{CSW}$       989
$t_{DH}$       989
$t_{DS}$       989
$t_{OE}$       975 988
$t_{OH}$       976 988
$t_{OZ}$       976 988
$t_{pHL}$       151
$t_{pLH}$       151
$t_{setup}$       885
$t_{WP}$       989
      1054
$\beta$       187
$\mu$ -law PCM      978
$\overline{S}-\overline{R}$ latch      626
0-set      357
0s catching      640
0x prefix      53
1-bit parity code      86
1-out-of-10 code      77
1-out-of-n code      81
1-set      357
10’s complement      60
16V8C      796
16V8R      796
16V8S      796
1s catching      640
20V8      798
22V10      799
2421 code      76
27128      973
27256      973
27512      973
2764      973
4000-series CMOS      169
5-variable Karnaugh map      366 671
74-series TTL      203
74ACT74      775
74ALS      204
74AS      204
74AS4374      893
74F      204
74F74      775
74H      203
74L      203
74LS      204
74S      204
74x109      641 775
74x112      775
74x125      452
74x126      452
74x138      420
74x139      417
74x148      442
74x151      465
74x153      468
74x157      467
74x160      810
74x161      810
74x162      810
74x163      807
74x164      827
74x166      827
74x169      815
74x174      781
74x175      780
74x181      509
74x182      513
74x194      828
74x240      453
74x241      453
74x251      468
74x253      469
74x257      469
74x273      783
74x28      481
74x283      506
74x299      830
74x373      783
74x374      782
74x375      775
74x377      783
74x381      511
74x382      511
74x49      438
74x540      453
74x541      452
74x74      775
74x83      506
74x85      492
74x86      481
8421 code      76
8B10B code      83
9’s complement      63
A-law PCM      978
ABEL compiler      298
ABEL language processor      298
Absolute maximum ratings      206
AC fanout      141
AC load      146
Access time from address      975 988
Access time from chip select      975 988
Active high      376
Active level      376
Active low      376
Active mode      974
Active pull-up      160
Active region      186
Active-level naming convention      376
Actual parameters      329
Adder      500
Adding out      243
Address hold time after write      989
Address input      960
Address setup time before write      989
Adjacent states      723
Advanced Low-power Schottky TTL      204
Advanced Schottky TTL      204
After      351
Algebraic operator      240
Algorithmic state machine      752
All inclusion      656
Alternate mark inversion      100
ALU      509
American Standard Code for Information Interchange      79
AMI      100
Amplifier      186
Analog      23
AND      300
AND gate      27 110
AND operation      241
AND plane      407
AND-OR circuit      263
AND-OR-INVERT      123
Anode      180
AOI gate      123
Application-specific IC (ASIC)      39
Approved-part number      1036
Architecture      319
Architecture definition      321 322
Architecture-name      322

Arguments      329
Arithmetic and logic unit      509
Arithmetic shift      858
Array      327
Array index      327
Array literal      328
Array slice      329
Array types      327
ASCII      79
ASIC      39
ASIC design      47
ASM      752
Assert      376
Asymmetric output drive      170
Asynchronous input      634
Asynchronous input signal      880
Asynchronous SRAM      992
Attribute      332
Attribute suffix OE      457
Automatic tester      1043
Axiom      239
Back annotation      1036
Balanced code      99
Barrel shifter      539
Base      50 185
Basis step      244
BCD      74
BCD addition      75
BCD decoder      416
Bed of nails      1043
Behavioral description      344
Behavioral design      344
Behavioral model      1038
Bias      64
Bidirectional bus      454
Bidirectional shift register      828
Bill of materials      371
Binary addition      56
Binary decoder      414
Binary digit      50 108
Binary encoder      440
Binary operator      243
Binary point      50
Binary rate multiplier      913
Binary subtraction      57
Binary-coded decimal      74
Binary-to-hexadecimal conversion      52
Binary-to-octal conversion      52
Bipolar junction transistor      113 185
Bipolar logic family      113
Bipolar Return-to-Zero      100
Biquinary code      76
Bistable      622
Bit cell      96
Bit line      965
Bit rate      96
Bit time      96
bits      50
BJT      113 185
Block diagram      370 372
Board-level design      46
BOM      371
Boolean      324
Borrow      69
Boundary inputs      490
Boundary outputs      490
BPRZ      100
Bps      96
Branching method      276
Bubble-to-bubble logic design      379
Buffer amplifier      108
Buried macrocell      1007
Burn-in      1050
Bus      372
Bus holder circuit      779
Bus transceiver      453
BUT      363
BUT flop      762
BUT gate      363
Butification      540
CAD      30 1033
CAE      1033
Canonical product      253
Canonical sum      253
Capacitive load      146
Carry      68
Carry generate      505
Carry lookahead      505
Carry lookahead adder      506
Carry propagate      505
Carry-save addition      520
CAS-before-RAS refresh cycle      1002
Cascaded synchronizers      892
Cascading input      492
Cascading inputs and outputs      490
Case statement      348
Cathode      180
Causality      390
CE      636
Ceiling function      79
Central office      832
CHARACTER      324
Characteristic equation      646
Characteristic impedance      1054
Check bits      87
Checksum      95
Checksum code      95
Chip-select input      974
Chip-select setup      989
Chp-select (CS) input      974
Circuit description      371
Circuit specification      370
Circular shift      858
Clam shell      1044
Clamp diode      192 212
Clamping diodes      1060
CLB      1017
clear      626 634
clock      620
Clock edge      744
Clock enable      636
Clock frequency      620
Clock period      620
Clock skew      874
Clock tick      620
Clocked assignment operator      732
Clocked synchronous state machine      621 644
Clocked truth-table operator      733
CLR      634
CML      215
CMOS      114
CMOS load      175
CMOS logic      116
CO      832
Code      74
Code word      74
Coded state      665
Collector      185
Column address strobe      999
Column-address register      1000
Com      300
Combinational carry output      819
Combinational circuit      27 110
Combinational multiplier      519
Combining theorem      244
Command input      868
Comments      300 321
Common-emitter configuration      186
Common-mode signal      217
Companded encoding      978

1 2 3 4 5 6 7 8

О проекте