Уэйкерли Дж.Ф. — Проектирование цифровых устройств (том 1) :: Электронная библиотека попечительского совета мехмата МГУ

Главная Ex Libris Книги Журналы Статьи Серии Каталог Wanted Загрузка ХудЛит Справка Поиск по индексам Поиск Форум

Авторизация

Поиск по указателям

Уэйкерли Дж.Ф. — Проектирование цифровых устройств (том 1)

Обсудите книгу на научном форуме

Нашли опечатку?
Выделите ее мышкой и нажмите Ctrl+Enter

Название: Проектирование цифровых устройств (том 1)

Автор: Уэйкерли Дж.Ф.

Аннотация:

Основополагающий учебник, в котором рассмотрены все направления современной цифровой электроники. Особое внимание уделено программируемым логическим интегральным схемам (ПЛИС).
Предназначен для студентов, аспирантов и преподавателей ВУЗов, разработчиков аппаратуры.

Язык:

Статус предметного указателя: Готов указатель с номерами страниц

ed2k: ed2k stats

Год издания: 2002

Количество страниц: 1087

Добавлена в каталог: 31.03.2006

Операции: Положить на полку | Скопировать ссылку для форума | Скопировать ID

Предметный указатель

Two-dimensional decoding      967
Two-pass logic      429
Two-phase latch design      877
Two-phase latch machine      751
Two’s complement      62
Two’s-complement addition      64
Two’s-complement multiplication      72
Two’s-complement subtraction      67
TYPE      323
Typical delay      393
Unclocked assignment operator      301
Unclocked truth-table operator      304
Unconstrained array type      329
Undershoot      1059
Unidirectional error      96
Unidirectional shift register      828
Unresolved type      460
Unsigned binary multiplication      71
Unsigned division      73
Unsigned numbers      68
Unstable total state      706
Unused states      665
Up/down counter      815
Use clause      334
User-defined type      324
Variable      323 345
Variable definition      323
Variable-assignment statement      345
Vee      241
Verification      317
Very High-speed CMOS      170
Very large-scale integration      37
VHC      170
VHCT      170
VHDL      314
VHDL compiler      317
VHDL simulator      317
VHDL synthesis tools      315
VHDL text editor      317
VHDL-87      315
VHDL-93      315
VLSI      37
Volatile memory      983
Wafer      34
Wait statement      352
WE-controlled write      989
Wear-out      1051
Weight      49
Weight of MSB      62
Weighted code      76
When      341
WHEN statement      303
While loop      350
Wire type      1036
Wired AND      165
Wired logic      164
With statement      745
Word line      965
Worst-case delay      397
Wrie-enabIe (WE) input      984
Write cycle      987 1002
Write enable      1002
Write-pulse width      989
XNOR      300 479
XOR      300 362 479
ZBT SSRAM      995
Zener diode      182
Zero-bus-turn-around SSRAM      995
Zero-code suppression      100
Автомат Мили      645
Автомат Мура      645
Автомат с конечной памятью      761
Автоматизированное конструирование      1033
Автоматизированное проектирование      30 1033
Автоматический тестер      1043
Адресные входы      960
Аксиомы      239
Активная область      186
Активная омическая нагрузка      131
Активное подтягивание      160
Активный режим      974
Активный сигнал высокого уровня      376
Активный сигнал низкого уровня      376
Активный уровень      376
Алгебра переключений      239
Алгебраический оператор      240
Алгоритм Куина — Мак-Класки      283
Алгоритмический автомат      752
АЛУ      509
Аналоговые устройства      23
Анод      180
Аппаратная модель      1039
Аргумент      329
Арифметический сдвиг      858
Арифметическо-логическое устройство      509
Архитектура      319
Асимметричный выходной каскад      170
Асинхронные входные сигналы      880
Асинхронные входы      634
Асинхронные статические ОЗУ      992
Атрибут      332
База      185
Байт      53
Балансный код      99
Батификация      533
Безразличные комбинации      279
Библиотека      333
Библиотеки компонентов      1035
Биполярный плоскостной транзистор      113
Биполярный транзистор      185
Бистабильная схема      622
Бит      50
Бит с безразличным значением      84
Бит/с      96
Битовая ячейка      96
Блок ввода/вывода      1012 1021
Блок равенств      304
Блок-схема      370 372
Борьба      165 450
Броски тока      142
Буфер с тремя состояниями      158 449
Буферные усилители      108
Быстродействующие КМОП-схемы      169
Быстродействующие ТТЛ-схемы      203 204
Ввод схемы      1035
Ведомая защелка      633
Ведущая защелка      632
Вектор состояния      733
Векторы проверок      301
Вентили      27
Вентили разрешения выходного сигнала      403
Вентиль BUT      363
Вентиль NBUT      762
Вентиль И      27
Вентиль, ИСКЛЮЧАЮЩЕЕ ИЛИ      362 479
Вентиль, ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ      479
Вентиль, ЭКВИВАЛЕНТНОСТЬ      479
Вентильные матрицы      40
Верификатор временных соотношений      1038
Верификация      317
Вес      49
Вес старшего бита      62
Взаимно-однозначное соответствие      413
Взаимное исключение      686
Взвешенный код      76
Внешние входы и выходы      490
Внешняя обратная связь      802
Внутреннее состояние      706
Внутренняя обратная связь      802
Внутрисхемное тестирование      1043

Возбуждение      648
Возможность опроса      636
Волновое сопротивление      1054
Восьмеричная система счисления      51
Временная диаграмма      371 390
Временной перекос      729
Временные неисправности      84
Время в модели      352
Время восстановления      629
Время выхода из метастабильности      885
Время доступа по входу выбора кристалла      975 988
Время доступа по шине адреса      975 988
Время запрещения выдачи данных      976
Время запрещения выхода      988
Время нарастания      145
Время переходного процесса      145
Время разрешения выдачи данных      975
Время разрешения выхода      988
Время спада      145
Время удержания      190 632
Время удержания адреса после окончания записи      989
Время удержания данных на выходе      976
Время удержания данных после окончания записи      989
Время удержания сигнала на выходе      988
Время установления      632
Время установления адреса до начала записи      989
Время установления данных до окончания записи      989
Время установления сигнала «выбор кристалла» до окончания записи      989
Вспомогательный выход      428
Втекающий ток      135
Вход выбора кристалла CS      974
Вход для каскадного включения      492
Вход разрешения      449 636
Вход разрешения выхода OE      974
Вход разрешения записи WE      984
Вход разрешения тестирования      636
Вход снижения потребляемой мощности      974
Вход со стороны обратной связи      802
Вход условий      868
Входной сигнал разрешения      414
Выводы I/O-выводы      404
Выполнение процесса      345
Выражение      240
Выражение перехода      655
Выражение перехода взаимно исключающее      656
Выражение перехода, исчерпывающее в совокупности      656
Вырезка из массива      329
Высокая степени интеграции      35
Высокоомное состояние      157
Вытекающий ток      135
Выход данных      960
Выход регистровый      731
Выход с открытым коллектором      203
Выход с тремя состояниями      158
Выходная логика      644
Выходной каскад      192
Вычисление сопротивления резистора R, соединяющего выход схемы с шиной питания      165
Вычисление точного дополнения      61
Вычитаемое      60
Вычитание в дополнительном коде      67
Вычитание чисел в обратном коде      70
Вычитающее устройство      60 500
Генератор последовательности максимальной длины      845
Генерирование сигнала переноса      505
Гистерезис      156 452
Главный автомат      701
Глупые ошибки      1041
Глюк      292
Гонка      711
Граничные входы      490
Граничные выходы      490
Грейфер      1044
Дважды буферизованные данные      836
Двоичная точка      50
Двоичная цифра      108
Двоично-десятичные числа      74
Двоично-десятичный дешифратор      416
Двоично-пятерочный код      76
Двоичное вычитание      57
Двоичные счетчики n-разрядные      805
Двоичные счетчики, преобразование двоичных чисел в восьмеричные      52
Двоичные числа      50
Двоичный дополнительный код      62
Двоичный умножитель частоты      913
Двоичный шифратор      440
Двойственное логическое выражение      248
Двумерное декодирование      967
Двумерный код      93
Двунаправленная шина      454
Двунаправленный регистр сдвига      828
Двуполярный код с возвратом к нулю      100
Двухтактный JK-триггер      639
Двухтактный SR-триггер      638
Двухтактный выходной каскад      192
Двухфазный автомат-защелка      751
Двухфазный код      100
Двучленные операторы      243
Действительные параметры      329
Декадные счетчики      810
Декодер      87
Декодер, исправляющий ошибки      91
Декодирование      87 414
Деление путем сдвига и вычитания      73
Деление чисел без знака      73
Деление чисел со знаком      73
Делитель частоты на m      804
Демпфирующие диоды      1060
Демультиплексор      472
Десятичный дешифратор      416
Дешифратор      413
Диагностическое тестирование      1042
Диаграмма смежности состояний      722
Диаграмма состояний      650 647
Диапазон      307
Динамическая рассеиваемая мощность      153
Динамические ОЗУ      983 997
Динамические ОЗУ с увеличенным временем доступности      1003
Динамический диапазон      978
Динамический источник опасности      296
Диод Шоттки      190
Диод, смещенный в обратном направлении      181
Диодная логика      179
Диодная схема И      192
Директива @ CARRY      516
Дифференциальные входы      217
Дифференциальные выходы      217
Дифференциальный усилитель      216
Длинная линия      1054
Длинная линия, согласованная длинная линия      1057
Длительность бита      96
Длительность импульса записи      989
Дополнение      240
Дополнение логического выражения      246
Дополнения в десятичной системе      60
Дополнительный код      64
Дорожки на печатной плате      40 1058
Драйвер с тремя состояниями      449
Дребезг контакта      777
Другие объявления      300
Единичная нагрузка при высоком уровне      197
Единичная нагрузка при низком уровне      197
Единичный статический источник опасности      293
Единовременные затраты на проектирование      39
Емкостная нагрузка      146
Емкость, определяющая рассеиваемую мощность      153
Задержка      390
Задержка в наихудшем случае      396
Задержка распространения      151 392 627
Заем      69
Заказная БИС      39

1 2 3 4 5 6 7 8

О проекте