Обсудите книгу на научном форуме
Нашли опечатку? Выделите ее мышкой и нажмите Ctrl+Enter
|
Название: 1364.1. IEEE Standard for Verilog* Register Transfer Level Synthesis
Аннотация:
Standard syntax and semantics for Verilog® HDL-based RTL synthesis are described in this standard.
Язык:
Рубрика: Computer science/
Статус предметного указателя: Неизвестно
ed2k: ed2k stats
Год издания: 2002
Количество страниц: 109
Добавлена в каталог: 23.04.2007
Операции: Положить на полку |
Скопировать ссылку для форума | Скопировать ID
|